# DISK CONTROL SYSTEM, DISK CONTROL APPARATUS, DISK SYSTEM AND CONTROL METHOD THEREOF

Publication number: JP2003323261

Publication date:

2003-11-14

Inventor:

KANAI HIROKI; KANÉKO SEIJI

Applicant:

HITACHI LTD

Classification:

- international:

G06F12/08; G06F3/00; G06F3/06; G06F13/00; G06F13/12; G06F12/08; G06F3/00; G06F3/06;

G06F13/00; G06F13/12; (IPC1-7): G06F3/06;

G06F12/08; G06F13/12

- european:

Application number: JP20020126885 20020426 Priority number(s): JP20020126885 20020426

Also published as:


US6961788 (B2) US2003204649 (A1)

Report a data error here

# Abstract of JP2003323261

PROBLEM TO BE SOLVED: To provide a control apparatus for effectively configuring with an identical architecture from a small scale configuration to super large scale configuration. SOLUTION: A disk control unit comprises one or a plurality of channel control units having an interface with a host computer, one or a plurality of disk control units having an interface with a disk apparatus, and an internal connection unit for connecting a cache memory unit for temporarily storing data to be read/written from/to the disk apparatus, a channel control unit and a disk control unit. A first connection portion for connecting internal connection portions of disk control units for reading/writing data inside each of the disk control apparatuses, and a second connection portion for connecting internal connection portions of the disk control units for transferring data straddling the plurality of disk control apparatuses.

COPYRIGHT: (C)2004,JPO



Data supplied from the esp@cenet database - Worldwide

ASAMURA 81-332461239

(19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-323261

(P2003-323261A)

(43)公開日 平成15年11月14日(2003.11.14)

(51) Int.Cl.'		識別記号		ΡI			テーマコード( <del>参考</del> )		
G06F	3/06	301	•	G 0 6	F 3/06		301B	5B005	
		302					302A	5B014	
							302B	5 B 0 6 5	
	12/08	5 0 1			12/08		501E		
		5 5 7					557		
			客查請求	未請求	蘭求項の数16	OL	(全 10 頁)	過終頁に続く	

(71)出題人 000005108 (21) 出願番号 特庸2002-126885(P2002-126885) 株式会社日立製作所 東京都千代田区神田駿河台四丁目6番地 (22)出顧日 平成14年4月26日(2002.4.26) (72) 発明者 金井 宏樹 神奈川県小田原市中里322番地2号 株式 会社日立製作所RAIDシステム事業部内 (72) 免明者 金子 誠可 神奈川県小田原市中里322番地2号 株式 会社日立製作所RAIDシステム事業部内 (74)代理人 100071283 弁理士 一色 健輔 (外4名)


最終質に続く

# (54) 【発明の名称】 ディスク制御システム、ディスク制御装置、ディスクシステム、及びその制御方法

#### (57)【要約】 (修正有)

【迦題】小規模な構成から超大規模な構成まで同一のア ーキテクチャで効率よく構成することを可能とする制御 装置を提供する。

【解決手段】 ディスク制御ユニットは、ホストコンピ ュータとのインターフェースを有する一または複数のチ ャネル制御部と、ディスク装置とのインターフェースを 有する一または複数のディスク制御部と、ディスク装置 にリード/ライトされるデータを一時的に格納するキャ ッシュメモリ部とチャネル制御部とディスク制御部とを 相互に接続する内部結合部とを備え、各ディスク制御装 置の内部において、データをリード/ライトすべく、各 ディスク制御ユニットの内部結合部を相互に結合する第 一の結合部と、複数のディスク側御装置に跨り、データ を転送すべく、各ディスク制御ユニットの内部結合部を 相互に結合する第二の結合部とを備えたものとする。



(2)

特開2003-323261

.

【特許請求の範囲】

【請求項1】 複数のディスク制御ユニットを有するディスク制御装置を複数備えたディスク制御システムにおいて、

前記ディスク制御ユニットは、・

ホストコンピュータとのインターフェースを有する一または複数のチャネル制御部と、

ディスク装置とのインターフェースを有する一または複数のディスク制御部と、

前記ディスク装置にリード/ライトされるデータを一時 10 的に格納するキャッシュメモリ部と前記チャネル制御部 と前記ディスク制御部とを相互に接続する内部結合部 と、

を備えており、

前記各ディスク制御装置の内部において、データをリード/ライトすべく、前記各ディスク制御ユニットの前記 内部結合部を相互に結合する第一の結合部と、

複数の前記ディスク制御装置に跨り、データを転送すべく、前記各ディスク制御ユニットの前記内部結合部を相 互に結合する第二の結合部と、

を備えたことを特徴とするディスク制御システム。

【請求項2】 前記ディスク制御装置は二つの前記ディスク制御ユニットを有しており、前記第一の結合部は、該二つのディスク制御ユニットの前記内部結合部を相互に結合することを特徴とする請求項1に記載のディスク制御システム。

【請求項3】 前記第一の結合部又は前記第二の結合部は、メモリパス用スイッチで構成されることを特徴とする請求項1に記載のディスク制御システム。

【請求項4】 前記第一の結合部は、データ伝送用のケ 30 ープルで構成されることを特徴とする請求項1に記載の ディスク制御システム。

【請求項5】 前記各ディスク制御装置の内部において、共通の電源から給電される前記各ディスク制御ユニットを前記第一の結合部は結合することを特徴とする請求項1に記載のディスク制御システム。

【請求項6】 複数の前記ディスク制御装置に跨り、データを転送すべく、前記各ディスク制御ユニットの前記 第一の結合部を相互に接続することを特徴とする請求項 1に記載のディスク制御システム。

【請求項7】 請求項1に記載のディスク制御システムと、前記ディスク制御システムの前記チャネル制御部に対して接続される、データの授受用のホストコンピュータとを備えることを特徴とするディスクシステム。

【請求項8】 請求項1に記載のディスク制御システムと、前記ディスク制御システムの前記ディスク制御部に対して接続される、データ格納用のディスク装置とを備えることを特徴とするディスクシステム。

【請求項9】 複数のディスク制御ユニットを有するディスク制御装置において、

前記ディスク制御ユニットは、

ホストコンピュータとのインターフェースを有する一ま たは複数のチャネル制御部と、

ディスク装置とのインターフェースを有する一または複数のディスク制御部と、

前記ディスク装置にリード/ライトされるデータを一時 的に格納するキャッシュメモリ部と前記チャネル制御部 と前記ディスク制御部とを相互に接続する内部結合部 と、

) を備えており、

前記各ディスク制御装置の内部において、データをリード/ライトすべく、前記各ディスク制御ユニットの前記 内部結合部を相互に結合する第一の結合部を備えて、 前記各ディスク制御ユニットの前記内部結合部は、複数 の前記ディスク制御装置に跨り、データを転送すべく、 第二の結合部によって、相互に結合されることを特徴と するディスク制御装置。

【請求項10】 前記ディスク制御装置は二つの前記ディスク制御ユニットを有しており、前記第一の結合部 20 は、該二つのディスク制御ユニットの前記内部結合部を相互に結合することを特徴とする請求項9に記載のディスク制御装置。

【請求項11】 前記第一の結合部又は前記第二の結合 部は、メモリバス用スイッチで構成されることを特徴と する請求項9に記載のディスク制御装置。

【請求項12】 前記第一の結合部は、データ伝送用のケーブルで構成されることを特徴とする請求項9に記載のディスク制御装置。

【請求項13】 共通の電源から給電される前記各ディスク制御ユニットを前記第一の結合部は結合することを特徴とする請求項9に記載のディスク制御装置。

【請求項14】 複数の前記ディスク制御装置に跨り、 データを転送すべく、前記各ディスク制御ユニットの前 記第一の結合部が相互に接続されることを特徴とする請 求項9に記載のディスク制御装置。

【請求項15】 ホストコンピュータとのインターフェースを有する一または複数のチャネル制御部と、ディスク装置とのインターフェースを有する一または複数のディスク制御部と、前記ディスク装置にリード/ライトされるデータを一時的に格納するキャッシュメモリ部と前記チャネル制御部と前記ディスク制御部とを相互に接続する内部結合部とを備えた前記ディスク制御ユニットを複数有するディスク制御装置におけるデータ通信の制御方法であって、

前記各ディスク制御装置の内部において、前記各ディスク制御ユニットの前記内部結合部を相互に結合する第一の結合部により、データをリード/ライトするととも

複数の前記ディスク制御装置に跨り、前記各ディスク制 50 御ユニットの前記内部結合部を相互に結合する第二の結

特開2003-323261

3

合部によって、データを転送することを特徴とするディ スク制御装置におけるデータ通信の制御方法。

【請求項16】 前記ディスク制御装置は二つの前記ディスク制御ユニットを有しており、前記第一の結合部は、該二つのディスク制御ユニットの前記内部結合部を相互に結合することを特徴とする請求項15に記載のディスク制御装置におけるデータ通信の制御方法。

# 【発明の詳細な説明】

# [0001]

【発明の属する技術分野】この発明は、ディスク制御シ 10 ステム、ディスク制御装置、ディスクシステム、及びその制御方法に関する。

# [0002]

【従来の技術】半導体記憶装置を記憶媒体とするコンピュータの主記憶のI/O性能に比べて、磁気ディスクを記憶媒体とするディスクサブシステムのI/O性能は3~4桁程度低く、従来からこの芝を縮めること、すなわちサブシステムのI/O性能を向上させる努力がなされている。サブシステムのI/O性能を向上させるための1つの方法として、複数の磁気ディスク装置でサプシステムを構成し、データを複数の磁気ディスク装置に格納する、いわゆるディスクシステムと呼ばれるシステムが知られている。このような技術を開示したものとして、特開2001-256003号公報がある。同公報中の図4に示す技術では、スイッチを用いた相互結合網を介して問接的に、ホストコンピュータ50が全てのディスク制御装置4に接続されている。

【0003】しかしながら、複数のディスク制御装置を 1つのディスク制御装置として運用するためには、相互 結合網を構成するスイッチ内に、そのスイッチに接続さ 30 れた全てのディスク制御装置のデータが、どのディスク 制御装置に格納されているかを示すマップを持つ必要が あり、ホストコンピュータからアクセス要求があった場 合、スイッチにおいてコマンドを解析し、要求データを 格納しているディスク制御装置に割り振る機能が必要と なる。この場合、従来のチャネルIF部でのコマンド解 析に加え、その上に繋がるスイッチにおいてもコマンド を解析する必要があるため、ホストコンピュータがディ スク制御装置に直接接続されている場合に比べ、性能が 低下するという問題がある。 40

【0004】そこで、この特開2001-256003 号公報に開示された発明では、同公報の図1や図8に示されるように、相互結合網を介して、全てのチャネルI F部及びディスクIF部から、全ての共有メモリ部ある いは全てのキャッシュメモリ部へアクセス可能な構成と なっている。

【0005】このような技術により、小規模な構成から 超大規模な構成まで、同一の高機能・高信頼性のアーキ テクチャで対応可能であって、スケーラビリティのある 構成のディスク制御装置を提供できる。 [0006]

(3)

【発明が解決しようとする課題】しかしながら、前述した従来の技術にあっては、データの転送やリード/ライトの処理の効率が未だ不十分である。場合によっては、アクセスに関し、論理的な競合により、相互結合網の効率が50%以下にまで落ち込んでしまうのである。これを解決しようとすると、広帯域化を図る必要があるが、高価格化を招く。

【0007】本発明は、このような課題に鑑みてなされたもので、ディスク制御システム、ディスク制御装置、ディスクシステム、及びその制御方法を提供することを目的とする。

# [0008]

【課題を解決するための手段】前記目的を達成すべく、 本発明の主たる発明のディスク制御システムでは、複数 のディスク制御ユニットを有するディスク制御装置を複 数備えたディスク制御システムにおいて、前記ディスク 制御ユニットは、ホストコンピュータとのインターフェ ースを有する一または複数のチャネル制御部と、ディス ク装置とのインターフェースを有する一または複数のデ ィスク制御部と、前記ディスク装置にリード/ライトさ れるデータを一時的に格納するキャッシュメモリ部と前 記チャネル制御部と前記ディスク制御部とを相互に接続 する内部結合部とを備えており、前記各ディスク制御装 置の内部において、データをリード/ライトすべく、前 記各ディスク制御ユニットの前記内部結合部を相互に結 合する第一の結合部と、複数の前記ディスク制御装置に 跨り、データを転送すべく、前記各ディスク制御ユニッ トの前記内部結合部を相互に結合する第二の結合部とを 備えたこととする。

【0009】その他、本願が開示する課題、及びその解決方法は、発明の実施形態の欄及び図面により明らかにされる。

# [0010]

【発明の実施の形態】本明細書の記載により、少なくとも次のことが明らかにされる。前記ディスク制御装置は二つの前記ディスク制御ユニットを有しており、前記第一の結合部は、該二つのディスク制御ユニットの前記内部結合部を相互に結合することとしてもよい。

40 【0011】前記第一の結合部又は前記第二の結合部は、メモリバス用スイッチで構成されることとしてもよい

【0012】また、前記第一の結合部は、データ伝送用のケーブルで構成されることとしてもよい。

【0013】さらに、前記各ディスク制御装置の内部に おいて、共通の電源から給電される前記各ディスク制御 ユニットを前記第一の結合部は結合することとしてもよ

【0014】さらにまた、複数の前記ディスク制御装置 50 に跨り、データを転送すべく、前記各ディスク制御ユニ (4)

40

特開2003-323261

ットの前記第一の結合部を相互に接続することとしても よい。

# [0015]

【実施例】本発明に係る実施例につき、図面を参照して説明する。ディスク制御システム1000は、複数のディスク制御装置200を備えている。各ディスク制御装置200は、複数、好ましくは二つのディスク制御ユニット(DKCとも称する)100(DKC#0乃至DKC#3)を有する。

【0016】これら各ディスク制御ユニット100は、チャネル制御部1と、ディスク制御部2と、DKC内結合部 (内部結合部) 3とを備える。例えば、DKC内結合部は相互結合網で構成される。チャネル制御部1は、ホストコンピュータ300とのインターフェースを有する。ディスク制御部2は、ディスク装置400とのインターフェースを有する。DKC内結合部3は、ディスク装置400にリード/ライトされるデータを一時的に格納するキャッシュメモリ (CM) 4とチャネル制御部1とディスク制御部2とを相互に接続する。

【0017】さらに、各ディスク制御ユニット100は、障害対策で電源系統別に二重化されている。ベアの電源クラスタA、Bそれぞれが、チャネル制御部1と、ディスク制御部2と、DKC内結合部3とを備える。DKC内結合部3は、他方の電源クラスタのチャネル制御部1及びディスク制御部2、並びに、他方の電源クラスタ側のSW5と接続している。また、ディスク制御部2は、他方の電源クラスタ側のディスク装置400とも接続されている。

【0018】各ディスク制御装置200は、各ディスク 制御ユニット100のDKC内結合部3を相互に結合す 30 るSW(スイッチ) 5 (第一の結合部)を備える。各ディスク制御装置100は、SW5を介し、互いのキャッシュメモリ4にアクセスし、データをリード/ライトするなどの通常のアクセス処理を実行する。

【0019】なお、SW5は、LSI等で構成されるメモリパス用スイッチで構成してもよい。この場合、ディスク制御装置200内の各ディスク制御ユニット100に共通の電源ボックスから給電するとした場合に用いられる。LSI等で構成されるメモリパス用スイッチで構成することで安価にできる。

【0020】あるいは、SW5は、データ伝送用のケーブルで構成してもよい。この場合、ディスク制御ユニット毎に電源ボックスを持たせることで、ディスク制御装置200内の各ディスク制御ユニット100の電源を独立して給電するとした場合に用いられる。各ディスク制御ユニット100の電源を独立して給電することで、電源断に耐え得る構成とできる。

【0021】さらに、ディスク制御システム1000に おいて、複数のディスク制御装置200に跨り、各ディ スク制御ユニット100のDKC内結合部3を相互に結 50

合するSW (スイッチ) 6 (第二の結合部)を備える。 各ディスク制御ユニット100は、SW6を介し、互い のキャッシュメモリ4にアクセスし、データの転送を実 行する。なお、SW6はメモリパス用スイッチで構成し てもよい。この場合、ディスク制御システム1000全 体におけるディスク制御装置200内の各ディスク制御 ユニット100に共通の電源ボックスから給電するとし た場合に用いられる。LSI等で構成されるメモリパス 用スイッチで構成することで安価にできる。

【0022】なお、変形例として、各ディスク制御ユニット100のDKC内結合部3をSW (スイッチ) 6でもって結合するのではなく、各ディスク制御装置200に跨り、各ディスク制御ユニット100のSW5を相互に接続し、通常のアクセスやデータ転送の処理を実行できるようにしてもよい。この場合、SW (スイッチ) 6を省略でき、システム構成の簡素化が図れる。

【0023】ここで、前述した、DKC内結合部(内部結合部)3、SW(第一の結合部、密結合)5、及びSW(第二の結合部、疎結合)6の構成に関し、二つの事20 例を用いてより具体的に説明する。

# 【0024】====事例1====

本事例1は、SW5及びSW6を同一のプロトコルで実現した事例である。なおかつ、SW5及びSW6はDK C内結合部3を拡張した構成としている。

【0025】まず、LSIで実現したDKC内結合部3 のブロック図を図2に示す。図2に示すように、DKC 内結合部3は、セレクタ部3aとパス制御部3b乃至3 iとを備える。このセレクタ部3aに対してパス制御部 3 b 乃至 3 i が接続されている。パス制御部 3 b . 3 c は、図1に示される各電源クラスタA, B双方のチャネ ル制御部1の接続パスと接続されている。パス制御部3 d, 3eは、図1に示される各電源クラスタA, B双方 のディスク制御部2の接続パスと接続されている。パス 制御部3fは、DKC内結合部3の属する電源クラスタ Aあるいは電源クラスタBのCM4の接続パスと接続さ れている。パス制御部3g,3hは、図1に示される各 電源クラスタA、B側双方のSW5の接続パスと接続さ れている。パス制御部3iは、図1に示されるDKC内 結合部3の属する電源クラスタAあるいは電源クラスタ Bの側のSW6の接続パスと接続されている。このDK C内結合部3の動作については後述する。

【0026】次に、LSIで構成したSW5のブロック図を図3に示す。なお、SW6のハードウエア構成も図3のSW5と同様である。図1に示すように、SW5は、二つのディスク制御ユニット100における各電源クラスタA. BのDKC内結合部3、即ち、計4つのDKC内結合部3と接続している。したがって、図3のブロック図では、4ポートの入出力を有するSW5の事例が示される。SW5は、4つの制御部5a乃至5dと、受信部5e乃至5hと、送信部5i乃至51とを備え

特開2003-323261

(5)

る。各受信部5e乃至5hと各制御部5a乃至5dとは、リクエスト線及びグラントID線Req/Gntを含んだデータ線で相互に接続されている。また、各制御部5a乃至5dは、それぞれ対応する各送信部5i乃至5lと接続されている。各受信部5c乃至5h及び各送信部5i乃至5lは、それぞれバッファを備え、相互に接続されている。

【0027】次に、ケーブルで構成したSW5のブロック図を図4に示す。図4では、図1においてSW5で示された部分をケーブルとして結線した構成を示している。

【0028】以上、説明したSW5の動作について、図5のフローチャートを参照して説明する。なお、本明細書のフロチャートにおいて"S"はステップ(工程)を意味する。図5には、SW5を介し、図1に示される二つのディスク制御ユニット100(DKC#0及びDKC#1)のDKC内結合部3間においてデータ及びコマンド等が送受される様子が示される。概念としては、アクセス先のアドレス設定などをディスク制御ユニット100側で行い、直接にアクセス先のアドレスを指定して20アクセスする。

【0029】具体的には、DKC#0が送信したReadコマンドをSW5はDKC#1へ送信する(S100)。このReadコマンドのデータは、図6(a)に示すように、転送先CMアドレス、転送元CMアドレス、転送長及びコマンドとしてのReadで構成される。次いで、DKC#1のCM4にアクセスがあると、DKC#1はデータとステータスを順に送信する。これらデータとステータスをSW5はDKC#0へ送信する(S110、S120)。このデータには、図6(b)に示すように、転30送先CMアドレス、転送元CMアドレス及び転送長が付帯する。

【0030】一方、DKC#0がWriteコマンドとデータを順に送信すると、SW5は、これらWriteコマンドとデータをDKC#1へ送信する(S130、S140)。これらWriteコマンド及びデータのデーク構造は図6(a)(b)に示すものと同様であり、図6(a)におけるコマンドとしてのReadがWriteとなる。これWriteコマンドとデータを受信したDKC#1のCM4にアクセスがあると、DKC#1はステータスを送信する。このステータスをSW5はDKC#0へ送信する(S150)。このステータスのデータ構造は図6(c)に示すものと同様である。

【0031】次に、前述したSW6の動作について、図7のフローチャートを参照して説明する。図7には、SW6を介し、図1に示される二つのディスク制御装置200内のディスク制御ユニット100(DKC#0及びDKC#2)のDKC内結合部3間においてデータ及びコマンド等が転送される様子が示される。概念としては、図1のチャネル制御部1、ディスク制御部2及びC50

M4のそれぞれには、その機能を実現するためのプロセッサを備えている。そして、CM4のアドレス管理を行うべく、データ転送に先立ち、DKC#0及びDKC#2のプロセッサ間の通信において、アクセス先のDKCに対してアドレスの設定等を要求し、アクセス先のアドレスを取得する。そして、取得したアクセス先のアドレスを指定してデータ転送を実行する。

【0032】具体的には、DKC#0がデータ転送の要 求コマンドを発行し、この要求を受けたSW6はDKC 10 #2へ転送する(\$200)。この要求コマンドは、図 8 (a) に示すように、転送先プロセサを指定するアド レス、転送元プロセサを指定するアドレス、転送長、及 びコマンドとしての転送要求で構成される。次いで、D KC#2のCM4のアクセスに必要なアドレスを算出 し、算出したアドレスを転送許可と共に送信する。これ らアドレス及び転送許可を受けたSW6はDKC#0へ 転送する (S210)。この転送許可のコマンドは、図 8 (b) に示すように、転送先プロセサアドレス、転送 元プロセサアドレス、転送長、及びコマンドとしての転 送許可で構成される。次いで、アドレス及び転送許可を 受信したDKC#0は、Writeコマンドとデータを順に 送信する。すると、SW6は、これらWriteコマンドと データをDKC#2へ送信する(S220、S23 0)。これらWriteコマンド及びデータのデータ構造は 図6 (a) (b) に示すものと同様であり、図6 (a) におけるコマンドとしてのReadがWriteとなる。これWri teコマンドとデータを受信したDKC#2のCM4にア クセスがあると、DKC#2はステータスを送信する。 このステータスをSW6はDKC#0へ転送する(S2 40)。このステータスのデータ構造は図6(c)に示 すものと同様である。

【0033】====事例2====

本事例2では、SW6については、事例1とは異なり、SW5と異なる別のプロトコルでもって構成する。すなわち、SW6は、例えばホストチャネル同様の接続とし、ファイバチャネル上でマッピングしたSCS1コマンド等により論理アドレスでアクセスすることで実現する。一方、SW5については、事例1同様に、DKC内結合部3を拡張した構成であり、動作も事例1と同様である。したがって、事例1と相違するSW6の構成及び動作を中心に説明する。

【0034】具体的な構成としては、図9のブロック図に示すように、事例1の場合を示す図2のブロック図に比し、パス制御部3iとSW6接続パスとの間にプロトコル変換部6が挿入されている。この点以外は、前述した図2の場合と同様であるため、図2と相違するプロトコル変換部6について説明する。プロトコル変換部6は、図9に示すように、プロセッサ7a、メモリ7b、パス制御部7c,7d、バッファ7e,7f、及びパケット変換部7g,7hで構成される。プロセッサ7a、

転送される。

(6)

特開2003-323261 10

メモリ1b、パス制御部1c、1d、及びパケット変換部1g、1hは共通のバスに接続される。図9に示すように、メモリ1bを適宜使用するプロセッサ1aの制御の下、パス制御部1c、バッファ1e、パケット変換部7g、パス制御部1dといった順序でプロトコルが変換され、データがDKC内結合部3からSW6へ送信される。反対に、メモリ1bを適宜使用するプロセッサ1aの制御の下、パス制御部1d、バッファ1f、パケット変換部1h、パス制御部1cといった順序でプロトコルが変換され、データがSW6経由でDKC内結合部3へ10

【0035】次に、前述したSW6の動作について、図10のフローチャートを参照して説明する。図10には、SW6を介し、図1に示される二つのディスク制御装置200内のディスク制御ユニット100(DKC#0及びDKC#2)のDKC内結合部3間においてデータ及びコマンド等が転送される様子が示される。DKC#0は、Writeコマンドとデータを順に送信する。すると、SW6は、これらWriteコマンドとデータをDKC#2へ送信する(S300、S310)。このデータア 20クセスを受けたDKC#2は、SW6経由でステータスを送信する(S320)。

(0036) これらWriteコマンド、データ及びステータスのデータ構造を図11(a)(b)(c)に示す。Writeコマンドは、図11(a)に示すように、転送先ポートアドレス、転送元ポートアドレス、転送長、コマンドとしてのwrite、論理アドレス、及び転送サイズで構成される。データでは、図11(b)に示すように、転送先ポートアドレス、転送元ポートアドレス、及び転送長が付帯する。ステータスは、図11(c)に示すよ 30うに、転送先ポートアドレス、転送元ポートアドレス、転送元ポートアドレス、転送元ポートアドレス、転送元ポートアドレス、転送長、及びステータス情報で構成される。

【0037】ここで、以上説明した実施例で用いられる SW5の一般的な特性について説明する。図12(a) に示すように、SW5のポート0乃至3の入出力は一対 ーの関係にあり、データ転送の効率がよい。一方、図1 2 (b) に示すように、SW5のポートO乃至3の入出 力が任意の関係の場合では、入力ポート0, 1が出力ポ ート0に対応し、入力ポート2, 3が出力ポート2に対 応する。この場合、平均的にデータ転送の50%が論理 的に競合するため、ハードウエアの性能を50%しか活 用できない。このため、データ転送の効率が低下した状 態となる。すなわち、図13(b)のグラフに示すよう に、SW5に接続されるクラスタ(図1中のディスク制 御ユニット100に相当)の数が増えるほど、効率が低 下することとなる。例えば、図13(b)に示すように 複数組のクラスタをSW5に接続すると、効率は50% となる。つまり、効率が低下すると広帯域化が必要とな り、高価格化という問題を招く。

【0038】そこで、本発明では、図14のブロック図 50

に示すように、一つのディスク制御装置200を構成するクラスタ(ディスク制御ユニット100)の数を二つとし、これら2クラスタ間をSW5で接続するとすれば、図13(b)のグラフに示すように、クラスタ数を一組(図中のクラスタ数が"1"の場合)とでき、効率を100%とすることができる。

【0039】次に、以上説明した、ディスク制御システ ム1000、ホストコンピュータ300、及びディスク 装置400を備えたディスクシステムの全体的な動作に ついて、図15及び図16のフロチャートを参照して説 明する。適宜、図1のプロック図を参照されたい。な お、図面において"S"はステップ(工程)を意味す る。図15に示すように、先ず、ホストコンピュータ3 00が処理の要求を開始する(S10)。ホストコンピ ュータ300に接続されたディスク制御ユニット100 は、自己のキャッシュメモリ4のデータに対するアクセ スか否かを判別する(S20)。この判別の結果、自己 のキャッシュメモリ4のデータに対するアクセスであれ ば、そのアクセスパスが正常か否かを確認する(S3 0)。この確認の結果、アクセスパスが正常であれば、 自己のキャッシュメモリ4にアクセスし、データのリー ド/ライトの処理を実行して終了する(S40→S5 0)。

【0040】一方、S20において、自己のキャッシュメモリ4のデータに対するアクセスでない場合(S20:NO)、ディスク制御ユニット100は、同じディスク制御装置200内の他方(ペア、電源クラスタA、Bのうちの他方)のディスク制御ユニット100に対するアクセスか否かを判断する(S60)。この判断の結果、他方のディスク制御ユニット100に対するアクセスである場合(S60:YES)には、SW5を介し、他方のディスク制御ユニット100のDKC内結合部3を部を通じて他方のディスク制御ユニット100のキャッシュメモリ4にアクセスする(S70)。

【0041】また、S30において、アクセスバスが正常でない場合にも、S70の処理を実行する。この場合、例えば、電源クラスタA側において、チャネル制御部1からDKC内結合部3を通じたキャッシュメモリ4への通信路に障害が発生した場合、電源クラスタAのチャネル制御部1が電源クラスタBのDKC内結合部3へ接続する。そして、このDKC内結合部3が電源クラスタA側のSW5を介して電源クラスタA内のDKC内結合部3経由で、電源クラスタA内のキャッシュメモリ4にアクセスする。このような迂回ルートを有することで対障害性を向上できる。

【0042】一方、S60における判断の結果、他方のディスク制御ユニット100に対するアクセスでない場合(S60:NO)には、図16のBの処理に移り、他のディスク制御装置200へのデータアクセスと判断し(S80)、SW6を介し、DKC内結合部3段由でキ

(7)

特開2003-323261

12

11

ャッシュメモリ 4 ヘデータアクセスし、データの転送を 行う。

【0043】また、本実施の形態にあっては、各ディスク制御装置の内部において、各ディスク制御ユニットの内部結合部を相互に結合する第一の結合部により、データをリード/ライトする。なおかつ、複数のディスク制御装置に跨り、各ディスク制御ユニットの内部結合部を相互に結合する第二の結合部によって、データを転送する

【0044】第一の結合部による密な結合でもってデー 10 タをリード/ライトするとともに、第二の結合部による 疎な結合でもってデータを転送する。このような、役割 分担された結合方式により、高価格化を招くことなくスケーラビリティを向上できる。

# [0045]

【発明の効果】低価格化を維持しながらも、データの転送やリード/ライトの処理の効率並びにスケーラビリティを向上できる。

# 【図面の簡単な説明】

【図1】 本発明の一実施の形態であるディスクシステ 20 ムの構成を示すブロック図である。

【図2】 本発明の一実施の形態に係るDKC内結合部3の一構成例を示すプロック図である。

【図3】 本発明の一実施の形態に係るSW5の一構成例を示すプロック図である。

【図4】 本発明の一実施の形態に係るSWSの他の構成例を示すブロック図である。

【図5】 本発明の一実施の形態に係る二つのディスク 制御ユニット100間のデータ及びコマンド等がSW5 を介して送受される様子を示すフローチャートである。

【図 6 】 本発明の一実施の形態に係るSW5が受送信するデータ構造の例を示す図表である。

【図7】 本発明の一実施の形態に係る二つのディスク 装置200間のデータ及びコマンド等がSW6を介して 送受される様子を示すフローチャートである。

【図8】 本発明の一実施の形態に係るSW6が転送す\*

B:DEC内内台(LGI)

/ CA M (D 2036

パス制御用30

/公司書報36

(入解物的)c

テッネル制御物・技器・ど

\* るデータ構造の例を示す図表である。

【図9】 本発明の一実施の形態に係るDKC内結合部 3及びプロトコル変換部7の一構成例を示すプロック図 である。

【図10】 本発明の一実施の形態に係る二つのディスク装置200間のデータ及びコマンド等がSW6を介して送受される様子を示すフローチャートである。

【図11】 本発明の一実施の形態に係るSW6が転送するデータ構造の例を示す図表である。

【図12】 本発明の一実施の形態及び従来の技術に用いられるSW5の一般的な特性を示す模式図である。

【図13】 本発明の一実施の形態及び従来の技術に用いられるSW5を示し、(a) はその接続構成を示すブロック図であり、(b) は接続されるクラスタ数に応じた効率を示すグラフである。

【図14】 本発明の一実施の形態に係るディスク制御 ユニット (クラスタ) の接続形態を示すプロック図である。

【図15】 本発明の一実施の形態に係るディスクシス テムの全体的な動作を示すフローチャートである。

【図16】 本発明の一実施の形態に係るディスクシステムの動作の一部を示すフローチャートである。

# 【符号の説明】

1 チャネル制御部

2 ディスク制御部

3 DKC内結合部

4 キャッシュメモリ (CM)

5 SW(第一の結合部、密結合)

6 SW (第二の結合部、疎結合)

7 プロトコル変換部

100 ディスク制御ユニット

200 ディスク制御装置

300 ホストコンピュータ


400 ディスク装置

1000 ディスク制御システム

[図2]


でレクタ的 パス制御部3/ SWS機能・以 SWS機能・以 SWS機能・以 SWS機能・以 SWS機能・以 SWS機能・以 SWS機能・以 SWS機能・以

(図4)




クラスタ数

特開2003-323261



(9)

特開2003-323261



(10)

特開2003-323261

フロントページの続き

(51) Int. Cl. '

ΓI

f-マコード(参考)

G06F 13/12

3 1 0

G O 6 F 13/12 3 1 O E

Fターム(参考) 58005 JJ12 MM11 NN75

5B014 EB05 GA13 GA25 GA26 GA47 5B065 BA01 CA07 CE12 CH01 CH11 ZA13

JP 2003-323261 A5 2005.9.22

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第6部門第3区分

【発行日】平成17年9月22日(2005.9.22)

【公開番号】特開2003-323261(P2003-323261A)

【公開日】平成15年11月14日(2003.11.14)

【出願番号】特願2002-126885(P2002-126885)

# 【国際特許分類第7版】

G 0 6 F 3/06 G 0 6 F 12/08 G 0 6 F 13/12

# [FI]

G 0 6 F 3/06 3 0 1 B
G 0 6 F 3/06 3 0 2 A
G 0 6 F 3/06 3 0 2 B
G 0 6 F 12/08 5 0 1 E
G 0 6 F 12/08 5 5 7
G 0 6 F 13/12 3 1 0 E

#### 【手統補正書】

【提出日】 平成17年4月7日(2005.4.7)

【手統補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

## 【請求項】】

複数のディスク制御ユニットを有するディスク制御装置を複数備えたディスク制御システムにおいて、

前記ディスク制御ユニットは、

ホストコンピュータとのインターフェースを有する一または複数のチャネル制御部と、 ディスク装置とのインターフェースを有する一または複数のディスク制御部と、

前記ディスク装置にリード/ライトされるデータを一時的に格納するキャッシュメモリ部と前記チャネル制御部と前記ディスク制御部とを相互に接続する内部結合部と、

を備えており、

前記各ディスク制御装置の内部において、データをリード/ライトすべく、前記各ディスク制御ユニットの前記内部結合部を相互に結合する第一の結合部と、

複数の前記ディスク制御装置に終り、データを転送すべく、前記各ディスク制御ユニットの前記内部結合部を相互に結合する第二の結合部と、

を備えたことを特徴とするディスク制御システム。

# 【請求項2】

前記ディスク制御装置は二つの前記ディスク制御ユニットを有しており、前記第一の結合部は、該二つのディスク制御ユニットの前記内部結合部を相互に結合することを特徴とする請求項1に記載のディスク制御システム。

# 【請求項3】

前記第一の結合部又は前記第二の結合部は、メモリパス用スイッチで構成されることを 特徴とする請求項1に記載のディスク制御システム。

# 【請求項4】

前記第一の結合部は、データ伝送用のケーブルで構成されることを特徴とする請求項1

JP 2003-323261 A5 2005. 9. 22

に記載のディスク制御システム。

# 【請求項5】

前記各ディスク制御装置の内部において、共通の電源から給電される前記各ディスク制御ユニットを前記第一の結合部は結合することを特徴とする請求項1に記載のディスク制御システム。

(2)

# 【請求項6】

複数の前記ディスク制御装置に跨り、データを転送すべく、前記各ディスク制御ユニットの前記第一の結合部を相互に接続することを特徴とする請求項1に記載のディスク制御システム。

#### 【請求項7】

請求項1に記載のディスク制御システムと、前記ディスク制御システムの前記チャネル 制御部に対して接続される、データの授受用のホストコンピュータとを備えることを特徴 とするディスクシステム。

# 【請求項8】

請求項1に記載のディスク制御システムと、前記ディスク制御システムの前記ディスク 制御部に対して接続される、データ格納用のディスク装置とを備えることを特徴とするディスクシステム。

# 【請求項9】

複数のディスク制御ユニットを有するディスク制御装置において、

前記ディスク制御ユニットは、

ホストコンピュータとのインターフェースを有する一または複数のチャネル制御部と、 ディスク装置とのインターフェースを有する一または複数のディスク制御部と、

前記ディスク装置にリード/ライトされるデータを一時的に格納するキャッシュメモリ 部と前記チャネル制御部と前記ディスク制御部とを相互に接続する内部結合部と、

を備えており、

前記各ディスク制御装置の内部において、データをリード/ライトすべく、前記各ディスク制御ユニットの前記内部結合部を相互に結合する第一の結合部を備えて、

前記各ディスク制御ユニットの前記内部結合部は、複数の前記ディスク制御装置に跨り、データを転送すべく、第二の結合部によって、相互に結合されることを特徴とするディスク制御装置。

# 【請求項10】

前記ディスク制御装置は二つの前記ディスク制御ユニットを有しており、前記第一の結合部は、該二つのディスク制御ユニットの前記内部結合部を相互に結合することを特徴とする請求項9に記載のディスク制御装置。

#### 【請求項11】

前記第一の結合部又は前記第二の結合部は、メモリパス用スイッチで構成されることを 特徴とする請求項9に記載のディスク制御装置。

# 【請求項12】

前記第一の結合部は、データ伝送用のケーブルで構成されることを特徴とする請求項 9 に記載のディスク制御装置。

# 【請求項13】

共通の電源から給電される前記各ディスク制御ユニットを前記第一の結合部は結合することを特徴とする請求項9に記載のディスク制御装置。

#### 【請求項14】

複数の前記ディスク制御装置に跨り、データを転送すべく、前記各ディスク制御ユニットの前記第一の結合部が相互に接続されることを特徴とする請求項9に記載のディスク制御装置。

# 【請求項15】

ホストコンピュータとのインターフェースを有する一または複数のチャネル制御部と、 ディスク装置とのインターフェースを有する一または複数のディスク制御部と、前記ディ (3)

JP 2003-323261 A5 2005.9.22

スク装置にリード/ライトされるデータを一時的に格納するキャッシュメモリ部と前記チャネル制御部と前記ディスク制御部とを相互に接続する内部結合部とを備えた<u>ディスク制</u>御ユニットを複数有するディスク制御装置におけるデータ通信の制御方法であって、

前記各ディスク制御装置の内部において、前記各ディスク制御ユニットの前記内部結合 部を相互に結合する第一の結合部により、データをリード/ライトするとともに、

複数の前記ディスク制御装置に跨り、前記各ディスク制御ユニットの前記内部結合部を相互に結合する第二の結合部によって、データを転送することを特徴とするディスク制御装置におけるデータ通信の制御方法。

#### 【請求項16】

前記ディスク制御装置は二つの前記ディスク制御ユニットを有しており、前記第一の結合部は、該二つのディスク制御ユニットの前記内部結合部を相互に結合することを特徴とする請求項15に記載のディスク制御装置におけるデータ通信の制御方法。

#### 【請求項17】

複数のディスク制御ユニット及び少なくとも一つの第一の結合部を含む複数のディスク 制御装置と、前記ディスク制御装置間に設けられる少なくとも一つの第二の結合部と、を 備えるディスク制御システムであって、

前記各ディスク制御ユニットは、ホストコンピュータとのインターフェースを有する少なくとも一つのチャネル制御部と、ディスク装置とのインターフェースを有する少なくとも一つのディスク制御部と、前記チャネル制御部と前記ディスク制御部と前記ディスク装置にリード/ライトされるデータを一時的に格納するキャッシュメモリとを相互に接続する内部結合部と、を含み、

前記各ディスク制御装置の前記第一の結合部は、前記各ディスク制御装置の内部においてデータをリード/ライトすべく、前記各ディスク制御装置を構成する各ディスク制御ユニットの前記内部結合部を相互に接続し、

前記第二の結合部は、前記各ディスク制御装置を跨りデータを転送すべく、前記すべてのディスク制御装置における前記ディスク制御ユニットの前記内部結合部を相互に接続する

ことを<u>特徴とするディスク制御シ</u>ステム<u>。</u>

# 【請求項18】

ディスク制御システムと、データを授受するために前記ディスク制御システムと接続される少なくとも一つのホストコンピュータと、を備えるディスクシステムで<u>あって、</u>

前記ディスク制御システムは、複数のディスク制御ユニット及び少なくとも一つの第一 の結合部を含む複数のディスク制御装置と、前記各ディスク制御装置を跨りデータ転送を 行う少なくとも一つの第二の結合部と、を備え、

前記各ディスク制御ユニットは、ホストコンピュータと通信可能なインターフェースを 有する少なくとも一つのチャネル制御部と、ディスク装置と通信可能なインターフェース を有する少なくとも一つのディスク制御部と、前記チャネル制御部と前記ディスク制御部 と前記ディスク装置にリード/ライトされるデータを一時的に格納するキャッシュメモリ とを相互に接続する内部結合部と、を含み、

前記各ディスク制御装置の前記第一の結合部は、前記各ディスク制御装置の内部においてデータをリード/ライトすべく、前記各ディスク制御装置のディスク制御ユニットの前記内部結合部の間でデータの転送を行い、

前記第二の結合部は、前記各ディスク制御装置に跨りデータを転送すべく、前記各ディスク制御装置に設けられる全ての前記ディスク制御ユニットの前記内部結合部の間でデータの転送を行い、

<u>前記少なくとも一つのホストコンピュータは、前記いずれかのディスク制御ユニットの</u> チャネル制御部を介して前記ディスク制御システムに接続される

<u>ことを特徴とするディスクシステム。</u>

# 【請求項19】

ディスク制御システムと、データを格納するために前記ディスク制御システムと接続さ

(4) JP 2003-323261 A5 2005. 9. 22

れる少なくとも一つのディスク装置と、を備えるディスクシステムであって、

前記ディスク制御システムは、複数のディスク制御ユニット及び少なくとも一つの第一 の結合部を含む複数のディスク制御装置と、前記ディスク制御装置間に設けられる少なく とも一つの第二の結合部と、を備え、

前記各ディスク制御ユニットは、ホストコンピュータとのインターフェースを有する少なくとも一つのチャネル制御部と、前記ディスク装置とのインターフェースを有する少なくとも一つのディスク制御部と、前記チャネル制御部と前記ディスク制御部と前記ディスク装置にリード/ライトされるデータを一時的に格納するキャッシュメモリとの間でデータ接続を行う内部結合部と、を含み、

前記第一の結合部は、同一のディスク制御装置内に設けられる前記各ディスク制御ユニットの前記内部結合部を相互に接続して、そのディスク制御装置の内部においてデータを リード/ライトし、

前記第二の結合部は、前記各ディスク制御装置にそれぞれ設けられる前記ディスク制御 ユニットの前記内部結合部を相互に接続して、前記ディスク制御装置に跨りデータを転送 し、

<u>前記少なくとも一つのディスク装置は、前記いずれかのディスク制御ユニットのディス</u>ク制御部を介して前記ディスク制御システムに接続される

ことを特徴とするディスクシステム。

# 【請求項20】

複数のディスク制御ユニットと、少なくとも一つの第一の結合部と、を備えるディスク 制御装置であって、

前記各ディスク制御ユニットは、ホストコンピュータとのインターフェースを有する少なくとも一つのチャネル制御部と、ディスク装置とのインターフェースを有する少なくとも一つのディスク制御部と、前記チャネル制御部と前記ディスク制御部と前記ディスク装置にリード/ライトされるデータを一時的に格納するキャッシュメモリとを相互に接続する内部結合部と、を含み、

前記第一の結合部は、前記ディスク制御装置の内部においてデータをリード/ライトすべく、前記ディスク制御装置に設けられる前記各ディスク制御ユニットの前記内部結合部間におけるデータ接続を行い、

前記各ディスク制御ユニットの前記内部結合部は、複数のディスク制御装置に跨りデータを転送すべく、少なくとも一つの第二の結合部を介して、他のディスク制御装置の少なくとも一つの内部結合部に接続される

ことを特徴とするディスク制御装置。

# 【請求項21】

ホストコンピュータとのインターフェースを有する少なくとも一つのチャネル制御部と、ディスク装置とのインターフェースを有する少なくとも一つのディスク制御部と、前記チャネル制御部と前記ディスク制御部と前記ディスク装置にリード/ライトされるデータを一時的に格納するキャッシュメモリとを相互に接続する内部結合部と、を含む複数のディスク制御ユニットを備えるディスク制御装置におけるデータ通信の制御方法であって、前記各ディスク制御ユニットの前記内部結合部を相互に接続する第一の結合部を用いて前記ディスク制御装置の内部においてデータをリード/ライトし、

前記各ディスク制御ユニットの前記内部結合部を、他のディスク制御装置の少なくとも 一つの内部結合部に接続する第二の結合部を用いて、複数のディスク制御装置を跨りデー 夕を転送する

ことを特徴とするデータ通信の制御方法。